Sistema para Redução da Sobreposição de Sinais em Calorimetria de Altas Energias em Operação com Alta Taxa de Eventos

Igo Amauri dos S. Luz¹; Eduardo F. S. Filho¹; Paulo C. M. A. Farias¹; Matheus Beck¹; Luciano M. Andrade²; João Paulo B. S. Duarte²; José M. de Seixas³

¹ Universidade Federal da Bahia; ² Universidade Federal de Juiz de Fora; ³ Universidade Federal do Rio de Janeiro

Baixar PDF

Resumo

Sistemas que funcionam em tempo real possuem diversos desafios em termos de performance que precisam ser atendidos em seu projeto, tais como: tempo de processamento, consumo de potência, área utilizada, entre outros. Dessa forma, devido a essas restrições, esses projetos precisam ser desenvolvidos em hardware dedicado. Um problema que ocorre nos sistemas de processamento digital de sinais é a sobreposição entre informações provenientes de eventos subsequentes. Essa distorção do sinal é chamada empilhamento (do inglês \textit{pileup}) e ocorre com muita frequência no âmbito dos detectores de partículas. Esse trabalho propõe um circuito eletrônico dedicado implementado em um sistema digital reconfigurável de alto desempenho para redução do empilhamento nos sinais medidos em um calorímetro. Para isso, são utilizados filtros digitais de resposta ao impulso finita implementados em paralelo. Cada filtro é uma aproximação da inversa da resposta ao impulso do canal de medição, realizando a desconvolução dos sinais medidos. Os resultados obtidos mostram a eficiência da técnica proposta e a adequação aos requisitos de tempo de processamento da aplicação.

Palavras-chave: FPGA; Filtro Digital; Desconvolução; Física de Partículas; Calorímetro