Implementação de Filtros Ativos de Potência em Dispositivos FPGA da Família Spartan 3E

André Luiz Marasca; Fábio Favarim; Emerson Giovani Carati; Anderson Luiz Fernandes

doi:10.20906/CPS/SICITE2015-0444

Resumo

Este trabalho apresenta uma abordagem paralela para realização de cálculos exigidos em técnicas de controle digital através do uso de dispositivos FPGA, visando redução no tempo de processamento. A justificativa desta pesquisa é a atual exigência por qualidade energética. Nesse contexto, o padrão IEEE 519 - 1992 consiste em um documento que estabelece normas de qualidade energética, os limites de tensão e corrente de harmônicos bem como a distorção harmônica total (THD - Total Harmonic Distortion). Para adequar-se ao padrão IEEE 519, pode-se fazer uso de filtros ativos de potência (FAP), o qual consiste basicamente em um sistema capaz de extrair ou injetar corrente na rede de forma controlada a fim de anular os distúrbios presentes. Uma das possíveis técnicas de controle, sendo a utilizada neste trabalho, consiste em um filtro seletivo de harmônicas, que exige massivas operações matemáticas independentes, permitindo assim, elevado nível de paralelismo. O modelo proposto para implementação desta técnica de controle, consiste em utilizar um dispositivo DSP como base para o sistema de controle (aquisição e atuação), e empregar o dispositivo FPGA apenas como ferramenta para resolução de cálculos massivos. Concluiu-se que a abordagem empregada não se mostrou altamente escalável. Isto pois dispositivos reprogramáveis consomem recursos com o aumento da ordem dos filtros implementados, diferentemente de dispositivos processados, que de maneira significante consome apenas tempo para o mesmo fim. Contudo, o elevado grau de paralelismo em um dispositivo reprogramável possibilitou o aumento da ordem do filtro utilizado, comparado com implementações em dispositivos programáveis. É importante ressaltar que o problema de estagnação para esta tarefa foi proveniente da falta de recursos físicos, e não a incapacidade de realização de cálculos em tempo útil, problema este encontrado em dispositivos DSPs. Palavras-chave: Controle digital, FPGA, Processamento paralelo.

Palavras-chave: Controle digital; FPGA; Processamento paralelo