Implementação em FPGA de um algoritmo de estimação fasorial para PMU

Max Mateus Luiz¹; Tales Faceroli Duque¹; Renato Ribeiro Aleixo¹; Leandro Rodrigues Manso Silva¹; Marcelo Antônio Alves Lima¹

¹ Universidade Federal de Juiz de Fora

Resumo

Este trabalho apresenta a implementação de um método para estimação de fasores e frequência em um sistema de distribuição de energia elétrica sob condições realistas, tratando tanto sinais dinâmicos quanto em regime permanente. O método é implementado através de um processador embarcado em FPGA, fazendo utilização de Transformadas Discretas de Fourier (DFT) e filtros Savitzky-Golay para obter o resultado desejado. O foco deste trabalho é a aplicação do método em Unidades de Medição Fasorial (PMUs). Durante o desenvolvimento, o método foi testado e atingiu ótimo rendimento para sinais com frequências diferentes da frequência nominal da rede, sinais ruídosos e sinais com componentes harmônicos, sendo capaz de cumprir os requisitos da norma estabelecida pelo IEEE para PMUs.

Palavras-chave: PMU; DFT; estimação de frequência; Savitzky-Golay; FPGA; C37.118.1-2011