

MODELO DE SIMULAÇÃO DE UM CONVERSOR *BUCK* SÍNCRONO BASEADO EM DISPOSITIVOS DE NITRETO DE GÁLIO (GAN)

WESLEY JOSIAS DE PAULA* DENIS DE CASTRO PEREIRA* HENRIQUE A. DE CARVALHO BRAGA*
FERNANDO LESSA TOFOLI†

*Núcleo de Iluminação Moderna – NIMO
Universidade Federal de Juiz de Fora
Rua José Lourenço Kelmer, s/n - São Pedro
36036-900, Juiz de Fora – MG, Brasil

†Departamento de Engenharia Elétrica – DEPEL
Universidade Federal de São João del-Rei
Praça Frei Orlando, 170 - Centro Campus Santo Antônio
36307-352, São João del-Rei – MG, Brasil

Email: wesley.josias@engenharia.ufjf.br; denis.pereira@engenharia.ufjf.br;
henrique.braga@ufjf.edu.br; fernandolessa@ufsj.edu.br

Abstract— This paper presents a SPICE-based model for the simulation of a synchronous buck converter by using gallium nitride devices. Besides, it analyzes the influence of parasitic inductances in high electron mobility and traditional silicon MOSFET devices when operating in switching frequencies at the order of megahertz. Simulation results are obtained in order to perform a comparison between both approaches. Finally, the performance of the implemented synchronous buck converter is thoroughly evaluated from the efficiency viewpoint.

Keywords— Synchronous buck converter, SPICE model, parasitic inductance, GaN.

Resumo— Este artigo apresenta um modelo de simulação em plataforma SPICE de um conversor *buck* síncrono utilizando dispositivos semicondutores à base de nitreto de gálio. Além disso, analisa-se a influência das indutâncias parasitas em dispositivos de alta mobilidade de elétrons e nos tradicionais MOSFETs de silício, ambos operando com frequência de comutação da ordem de MHz. Resultados de simulação são apresentados com intuito de realizar uma comparação entre os dois tipos de componentes. Por fim, o desempenho do conversor *buck* síncrono com e sem a presença de elementos parasitas em alta frequência é analisado segundo o rendimento.

Palavras-chave— Conversor *buck* síncrono, modelo SPICE, Indutâncias parasitas, GaN.

1 Introdução

Em busca de uma solução para aplicações nas quais altas taxas de frequência são empregadas surgiram os dispositivos baseados em nitreto de gálio (GaN – *gallium-nitride*) (Saito et al., 2007), os quais possuem características peculiares que solucionam diversas limitações encontradas nos dispositivos de silício. Por outro lado, estas soluções são acompanhadas de alta complexidade e de uma árdua implementação prática devido aos elementos parasitas inseridos no sistema ao se trabalhar com frequências da ordem de megahertz.

A estrutura física simplificada de um interruptor controlado baseado em nitreto de gálio é apresentada na Figura 1. Pela análise do modelo físico do dispositivo observam-se características similares aos MOSFETs, tais como os terminais de fonte (S), porta (G) e dreno (D). É importante ressaltar que o terminal de corpo (B), o qual é geralmente conectado internamente ao terminal de fonte, é ocultado na maioria dos diagramas esquemáticos por questões de simplificação. Por outro lado, algumas características são próprias da composição química do dispositivo, tais como as camadas de GaN e AlGaN (*aluminum gallium nitride*), bem como a camada formada entre estes elemen-

tos, a qual é chamada gás de elétrons bidimensional (2DEG – *two dimensional electron gas*). A camada 2DEG é propriamente o mecanismo no qual se forma a condução de elétrons entre dreno e fonte (Asbeck et al., 1997), (Lidow et al., 2015).




Figura 1: Estrutura física simplificada de um dispositivo GaN.

Para designar esses dispositivos de forma a evidenciar suas características e, ainda, diferenciá-los de MOSFETs, IGBTs ou BJTs, uma nomenclatura largamente utilizada na literatura faz referência à alta mobilidade de elétrons devido à operação em altas frequências de dispositivos GaN. O termo HEMTs (*high electron mobility transis-*

tors) é baseado em fenômenos químicos que acarretam mobilidade incomum de elétrons na região de interface de uma camada de AlGaIn e de uma heteroestrutura baseada em GaN. Esse fenômeno caracteriza a camada 2DEG. Do ponto de vista estrutural, GaN HEMTs são, atualmente, divididos em três tipos (Lidow et al., 2015): GaN do tipo depleção, do tipo enriquecimento e do tipo cascode. Considerando as características que mais se adaptam a aplicações em eletrônica de potência, os interruptores GaN de enriquecimento são aqueles que se mostram mais adequados devido às suas características peculiares na formação do canal 2DEG, o qual é atingido com a aplicação de um sinal positivo de tensão de *gate*. Sendo assim, os detalhamentos e simulações provenientes deste trabalho são referentes a aplicações nas quais se utilizam dispositivos GaN do tipo enriquecimento (eGaN).

Comercialmente, já existem aplicações empregando dispositivos GaN com sucesso em uma faixa de frequência de 1 a 2 MHz (Reusch et al., 2012) (Costinett et al., 2011) (Hughes et al., 2012). Destacam-se as aplicações militares, tais como: radares, sistemas de comunicação e de segurança (Mishra et al., 2002). No que tange aos requisitos de projeto para dispositivos GaN é necessário considerar as indutâncias parasitas de fonte comum (CSI – *common source inductance*), da malha de gatilho e da malha de potência em alta frequência (Lidow et al., 2015). Essas indutâncias têm influência direta no desempenho de um conversor estático e degradam, de forma acentuada, o rendimento. Assim, a minimização das indutâncias parasitas torna-se fator fundamental. Em termos práticos, o cancelamento da indutância da malha de potência ocorre gerando campos magnéticos contrários em duas trilhas adjacentes fazendo a corrente fluir em sentidos opostos.

Neste contexto, este trabalho tem como objetivo apresentar um modelo de simulação empregando dispositivos GaN no *software* LTSpice® empregados em um conversor *buck* síncrono CC-CC. Além disso, pretende-se mostrar as influências das indutâncias parasitas quando se utilizam dispositivos de alta mobilidade de elétrons. Empregam-se módulos de transistores GaN do tipo enriquecimento na configuração meia ponte, os quais são disponibilizados pelo fabricante EPC (*Efficient Power Conversion*) (Beach et al., 2011). Um desses dispositivos opera como o interruptor controlado, enquanto o outro realiza o papel de um retificador síncrono.

Este artigo está organizado da seguinte forma: a seção 2 apresenta o modelo físico do transistor GaN. Na seção 3, o conversor *buck* síncrono sem a inclusão e com a inclusão de indutâncias parasitas é apresentado, enquanto na seção 4 são mostrados os resultados de simulação para dispositivos de silício e de nitreto de gálio para comparação. Fi-

nalmente, a seção 6 apresenta as conclusões deste trabalho.

2 Modelo Físico do GaN

Embora os dispositivos GaN do tipo enriquecimento sejam feitos para operar similarmente aos tradicionais MOSFET de silício, tal como o BSIM (Liu, 2011), os aspectos físicos destes componentes são significativamente diferentes.

O modelo elétrico de um eGaN é abordado em (Lidow et al., 2015) e mostrado na Figura 2. Ao analisar esse circuito equivalente, constata-se que as capacitâncias entre porta e dreno, porta e fonte, e dreno e fonte são incorporadas ao modelo. Além disso, as resistências dos terminais de dreno, fonte e porta também estão presentes no circuito. A corrente de dreno é modelada por uma fonte de corrente controlada pelas tensões V_{GS} e V_{DS} . É importante enfatizar que os principais parâmetros supracitados são obtidos por meio do ajuste de curvas considerando um grande número de dispositivos. Tem-se, assim, um circuito elétrico adequado para a criação de modelos desse dispositivo, os quais são aplicáveis em *softwares* de simulação. Modelos em plataformas SPICE são disponibilizados pelo fabricante EPC.




Figura 2: Modelo do circuito equivalente de um transistor eGaN.

3 Conversor Buck Síncrono

O conversor *buck* síncrono tem sido amplamente utilizado em aplicações que demandam baixas tensões e elevadas correntes. Além disso, apresenta baixas perdas e elevado rendimento (Jauregui et al., 2011). O conversor *buck* síncrono sem indutâncias parasitas é mostrado na Figura 3 (a), sendo formado pelos seguintes dispositivos: uma fonte de tensão V_{in} ; um indutor de filtro L_{buck} ; dois interruptores controlados de nitreto gálio (GaN₁ e GaN₂); um capacitor de saída C_o e uma resistência de carga R_o . A Figura 3 (b) apresenta o conversor com a inclusão de indutâncias parasitas. Além dos elementos mencionados

anteriormente, tem-se as indutâncias parasitas de dreno (L_{DH} e L_{DL}), fonte (L_{SH} e L_{SL}) e porta (L_{GH} e L_{GL}) e, finalmente, a indutância de malha L_{loop} . Em ambos os casos, utiliza-se uma configuração de dispositivos GaN em meia ponte.

4 Especificações de Projeto

A princípio, são apresentadas as especificações de projeto para o conversor *buck* síncrono operando em modo condução contínua. É importante salientar que o ponto de operação escolhido para o conversores analisado é o mesmo estabelecido em (Lidow et al., 2015), sendo que, nessa referência, foram confeccionados protótipos experimentais e obtidas as curvas de rendimento para o conversor supracitado. O roteiro de projeto desenvolvido para os elementos do circuito de potência não é descrito em detalhes, mas pode ser facilmente reproduzido a partir das equações encontradas em (Barbi, 2001). As características pertinentes ao estágio de potência são mostrados na Tabela 1. É importante ressaltar que os valores das indutâncias parasitas foram obtidas segundo (Lidow et al., 2015).

Tabela 1: Especificações de projeto e valores dos elementos armazenadores para o conversor *buck* síncrono.

Parâmetro	Valor
Tensão de entrada (V_{in})	12 V
Tensão de saída (V_o)	1,2 V
Corrente de saída (I_o)	20 A
Potência de saída (P_o)	24 W
Frequência de comutação (f_s)	1 MHz
Indutor <i>buck</i> (L_{buck})	540 nH
Capacitor de filtro de saída (C_o)	340 μ F
Indutância de malha (L_{loop})	100 pH
Indutância parasitas de dreno (L_{DH}) e (L_{DL})	100 pH
Indutância de <i>gate</i> (L_{GH}) e (L_{GL})	1 nH

Na Tabela 2 e na Tabela 3, são apresentadas as especificações dos dispositivos de silício e de nitreto de Gálio utilizados na simulação.

Tabela 2: Especificações dos MOSFETs de silício usados no conversor *buck* síncrono (Infineon, 2008).

Característica	Especificação
Modelo	BSC050N04LS
Fabricante	Infineon
Corrente máxima de dreno	$I_D = 85$ A
Tensão máxima entre dreno e fonte	$V_{DS} = 40$ V
Resistência de condução	$R_{DS(on)} = 5$ m Ω
Tempo de subida	$t_r = 3,8$ ns
Tempo de descida	$t_f = 4,2$ ns

Tabela 3: Especificação dos interruptores controlados GaN usados no conversor *buck* síncrono (EPC, 2015).

Característica	Especificação
Modelo	EPC2015
Fabricante	EPC
Corrente máxima de dreno	$I_D = 33$ A
Tensão máxima entre dreno e fonte	$V_{DS} = 40$ V
Resistência de condução	$R_{DS(on)} = 4$ m Ω

5 Resultados de Simulação

De modo a efetuar uma comparação entre os dispositivos de GaN e de silício operando em elevada frequência, o conversor *buck* síncrono no caso ideal e com inclusão de indutâncias parasitas é simulado no *software* LTspice.

As formas de onda subsequentes ilustram o comportamento do conversor *buck* síncrono projetado, o qual utiliza interruptores MOSFET BSC050N04LS da Infineon. A Figura 4 e a Figura 5 mostram as formas de onda de corrente, tensão e potência para o conversor *buck* síncrono, o qual inclui em seu esquemático as indutâncias parasitas provenientes da operação em altas frequências de comutação. Pela análise da Figura 4, a potência nominal de saída é de 18,28 W. Por outro lado, quando se incluem as indutâncias parasitas tem-se uma redução na potência de saída nominal, que passa a ser de 17,55 W, como é ilustrado na Figura 5. Verifica-se, então, a influência considerável dos elementos parasitas quando se opera com elevadas frequências de comutação. Espera-se uma redução no rendimento em torno de 4 a 5%. A Figura 6 apresenta as formas de onda referentes ao acionamento e bloqueio dos interruptores em comutação dissipativa. As formas de onda para a tensão V_{DS} e a corrente I_D do interruptor controlado e do interruptor de retificação síncrona são mostradas nos *grid* superior e inferior, respectivamente.

A Figura 7 e a Figura 8 mostram as curvas de corrente, tensão e potência de saída para o conversor, no qual se utilizam dispositivos GaN. A potência de saída nominal é de 20,59 W e 19,52 W, para o caso ideal e com parasitas, respectivamente. Nesse caso, o sistema com indutâncias parasitas representa uma redução em torno de 3 a 4%. A Figura 9 e a Figura 10 mostram as curvas de rendimento do conversor *buck* síncrono, operando sob as mesmas especificações de projeto, em uma faixa de potência que varia de 10% até a condição de plena carga para os dispositivos GaN e de silício em condição ideal e com indutâncias parasitas. Constata-se que o conversor *buck* síncrono apresenta um rendimento superior para o caso em que não se incluem as indutâncias parasitas. Esta característica já era esperada, visto que as perdas são menores nessa condição de operação. Com a utilização de MOSFETs, o rendimento máximo




Figura 3: Conversor *buck* síncrono utilizando GaN HEMTs simulado no ambiente LTSpice® (a) sem a inclusão de indutâncias parasitas e (b) com a inclusão de indutâncias parasitas.




Figura 4: Formas de onda para o acionamento utilizando MOSFETs sem a inclusão de elementos parasitas: tensão de saída $V(out)$, corrente de saída $I(R_o)$ (*grid 1*) e potência de saída $P(out)$ (*grid 2*).

verificado ocorreu em aproximadamente 30% de carga, equivalente a uma corrente de 6 A. Nota-se uma diferença em torno de 6% no rendimento que aumenta de 84% para 90% caso as indutâncias parasitas não sejam consideradas. Por outro lado, com a utilização de dispositivos GaN, o rendimento máximo alcançado, em ambos os casos, ocorre na condição de meia carga equivalente a uma corrente de 10 A. Além disso, os valores máximos do rendimento do conversor *buck* síncrono utilizando os dois tipos de semicondutores consi-




Figura 5: Formas de onda para o acionamento utilizando MOSFETs com a inclusão de elementos parasitas: tensão de saída $V(out)$, corrente de saída $I(Ro)$ (*grid 1*) e potência de saída $P(out)$ (*grid 2*).

derando ou não a presença de elementos parasitas são sumarizadas na Tabela 4.

Tabela 4: Valores do rendimento para o conversor *buck* síncrono utilizando MOSFET e GaN.

Dispositivos	η_{max}	η_{PC}
MOSFET sem parasitas	90%	86%
MOSFET com parasitas	85%	81%
GaN sem parasitas	92%	91%
GaN com parasitas	90%	87%

Sendo que η_{PC} é o rendimento à plena carga.




Figura 6: Formas de onda da tensão V_{DS} e da corrente I_D do GaN HEMT controlado (con) (*grid* 1) e do GaN HEMT de retificação síncrona (sín) (*grid* 2) evidenciando a comutação.




Figura 7: Formas de onda para o acionamento utilizando dispositivos GaN sem a inclusão de elementos parasitas: tensão de saída $V(out)$, corrente de saída $I(R_o)$ (*grid* 1) e potência de saída $P(out)$ (*grid* 2).




Figura 8: Formas de onda para o acionamento utilizando dispositivos GaN com a inclusão de elementos parasitas: tensão de saída $V(out)$, corrente de saída $I(R_o)$ (*grid* 1) e potência de saída $P(out)$ (*grid* 2).

Na Figura 11 é estabelecida uma comparação entre os rendimentos obtidos para os dispositivos de silício e de GaN sem inserção de indutâncias parasitas. Verifica-se que, em pequenas potências, as perdas no MOSFET são menores que do GaN. Na condição de aproximadamente 30% da carga nominal, as perdas nos dispositivos com alta mobilidade de elétrons se tornam menores. Deste modo, apresentam um rendimento elevado em uma ampla faixa de operação, superior aos tradicionais dispositivos de silício. De forma análoga,




Figura 9: Curvas de rendimento do conversor *buck* síncrono sem e com a inclusão de indutâncias parasitas utilizando MOSFETs.




Figura 10: Curvas de rendimento do conversor *buck* síncrono sem e com a inclusão de indutâncias parasitas utilizando GaN.

constata-se que a mesma característica de rendimento ocorre quando se inserem as indutâncias parasitas, como pode ser comprovado na Figura 12.

6 Conclusões

Os dispositivos baseados em nitreto de gálio são possíveis candidatos para aplicações que exigem elevadas frequências de comutação, além de ter a capacidade de operar com alta densidade de potência e reduzidas capacitâncias parasitas. Neste trabalho, realizou-se o projeto e simulação de um conversor CC-CC utilizando semicondutores de silício e de nitreto de gálio operando com elevada frequência de comutação.

Resultados de simulação usando o *software* LTSpice foram apresentados, demonstrando o melhor desempenho de dispositivos GaN operando em altas frequências do ponto de vista do rendimento se comparadas as suas contrapartes de




Figura 11: Curvas de rendimento do conversor buck síncrono sem a inclusão de indutâncias parasitas utilizando GaN.




Figura 12: Curvas de rendimento do conversor buck síncrono sem a inclusão de indutâncias parasitas para dispositivos de silício (MOSFET) e GaN para a condição de operação.

silício. Além disso, a partir de todas as análises realizadas, contata-se que as indutâncias parasitas não devem ser desprezadas quando se opera com frequências da ordem de megahertz, pois pode levar a uma subestimativa do rendimento global do sistema.

Agradecimentos

Os autores agradecem a CAPES, CNPq e FAPEMIG pelo suporte fornecido durante a realização deste trabalho.

Referências

Asbeck, P., Yu, E., Lau, S., Sullivan, G., Van Hove, J. and Redwing, J. (1997). Piezoelectric charge densities in algan/gan hfets, *Electronics letters* **vol.33**(n.14): pp.1230–1231.

Barbi, I. (2001). Projetos de fontes chaveadas, *Florianópolis: Edição do autor*.

Beach, R., Babakhani, A. and Strittmatter, R. (2011). Circuit simulation using epc device models, *APPLICATION NOTE, Efficient Power Conversion Corporation*.

Costinett, D., Nguyen, H., Zane, R. and Maksimovic, D. (2011). Gan-fet based dual active bridge dc-dc converter, *Applied Power Electronics Conference and Exposition (APEC), 2011 Twenty-Sixth Annual IEEE*, pp. 1425–1432.

EPC (2015). Epc-2015 enhancement mode power transistor, *EPC-2015 Datasheet, April*.

Hughes, B., Lazar, J., Hulse, S., Zehnder, D., Matic, D. and Boutros, K. (2012). Gan hfet switching characteristics at 350v/20a and synchronous boost converter performance at 1mhz, *Applied Power Electronics Conference and Exposition (APEC), 2012 Twenty-Seventh Annual IEEE*, pp. 2506–2508.

Infineon, T. A. (2008). Optimos3 power-transistor, *BSC050N04LS G datasheet, 17 May*.

Jauregui, D., Wang, B. and Chen, R. (2011). Power loss calculation with common source inductance consideration for synchronous buck converters, *Texas Instruments application note [online]. Disp. em: www.ti.com*.

Lidow, A., Strydom, J., De Rooij, M. and Reusch, D. (2015). *GaN transistors for efficient power conversion*, John Wiley & Sons.

Liu, W. (2011). *Bsim4: Theory And Engineering of Mosfet Modeling for Ic Simulation (International Series on Advances in Solid State Electronics)*, World Scientific Publishing Co., Inc.

Mishra, U. K., Parikh, P., Wu, Y.-F. et al. (2002). Algan/gan hemts-an overview of device operation and applications, *PROCEEDINGS-IEEE* **vol.90**(n.6): pp.1022–1031.

Reusch, D., Gilham, D., Su, Y. and Lee, F. C. (2012). Gallium nitride based 3d integrated non-isolated point of load module, *Applied Power Electronics Conference and Exposition (APEC), 2012 Twenty-Seventh Annual IEEE*, pp. 38–45.

Saito, W., Nitta, T., Kakiuchi, Y., Saito, Y., Tsuda, K., Omura, I. and Yamaguchi, M. (2007). Suppression of dynamic on-resistance increase and gate charge measurements in high-voltage gan-hemts with optimized field-plate structure, *IEEE Transactions on Electron Devices* **vol.54**(n.8): pp.1825–1830.